La estrategia de pila de chips 3D de Toshiba: construir memoria flash como un edificio

Toshiba está construyendo chips ReRAM y memoria flash de alto nivel, y se espera que se lancen muestras prototipo el próximo año..

La idea de un chip 3D o de gran altura es que podemos sortear las limitaciones de la mayor densidad de flash o chips de memoria y apilarlos para aumentar la densidad de almacenamiento, de la misma manera que una casa de gran altura puede albergar a más personas.

Según Nikkei Electronics, Toshiba está construyendo pilas 3D utilizando NAND, su tecnología p-bics y ReRAM (RAM resistiva), una alternativa potencial a NAND que combina propiedades de RAM y NAND para proporcionar capacidad de direccionamiento de bytes, velocidad de nivel de DRAM y NAND. no volatilidad.

Como se muestra en la figura siguiente, el flash 3D contiene la capa de pila NAND, que está vinculada al controlador de pila basado en pila a través de un orificio de comunicación (TSV o Through Silicon Via).

En lugar de apilar el chip NAND encima de otro chip, apila la capa NAND encima de un solo chip.

Tecnología toshiba p-bics

El p-bics NAND de Toshiba tiene un orificio de 50 nanómetros y 16 capas, y Masaki Momodomi, ingeniero jefe de Toshiba, dice que el p-bics es más barato que el NAND normal cuando usa más de 15 capas, suponiendo un nivel de capacidad similar.

La compañía planea proporcionar muestras de prototipos de 128 Gbit y 256 Gbit el próximo año, muestras de ingeniería en 2014 y producción en masa en 2015. Tendremos que esperar otros dos años antes de ver el producto en el mercado.

La tecnología ReRAM tiene un programa similar.

Tiene tiempos de escritura más rápidos que NAND, Toshiba cree que ReRAM puede desempeñar un papel diferente al de p-bics, se usará para estar más cerca de la CPU desconocida que p-bics, y stt-ram se usa para almacenamiento en caché en SSDS.

Jim Handy de Objective Analysis dijo: 'ReRAM se utilizará para aplicaciones de alto rendimiento que escriben más rápido que NAND, que son dispositivos de acceso aleatorio que NAND no es, que no requieren ECC y que pueden conducir a un rendimiento más rápido. '

Las muestras de prototipos, las muestras de ingeniería y el tiempo de producción en masa de la tecnología ReRAM de Toshiba serán básicamente consistentes con los p-bics.

Toshiba mostró imágenes del dispositivo ReRAM de 64 Gbit, pero Toshiba planea proporcionar una cantidad significativa de p-bics y ReRAM.

Toshiba planea reducir el tamaño de su unidad NAND de 1Xnm (19 nm) existente, lanzando 1Ynm este año (18-14 nm, según nuestro conocimiento) y 1Znm (10-13 nm) el próximo año.

Handy dijo: 'todas estas nuevas tecnologías (MRAM, ReRAM, FRAM, etc.) funcionan mejor que NAND (BiCS es un tipo de NAND), pero son más caras.

El costo lo es todo cuando se trata de memoria, y estas alternativas no funcionan tan bien.

'La promesa de estas tecnologías es que podrán superar las limitaciones de NAND y, si ese es el caso, eventualmente serán más baratas que NAND'.

'Toshiba habló de 1y y 1z, 19 nanómetros después del proceso.

Sospecho que NAND dejará de expandirse a unos 10 nanómetros, pero BiCS hará que los precios de NAND sigan cayendo'.

¿Seguiremos viendo disminuir el tamaño de NAND?

¿O obtener más capacidad de la pila NAND en 3D?

Handy dijo: 'el último ITRS (hoja de ruta internacional para el desarrollo de tecnología de semiconductores) apunta a NAND en dos direcciones diferentes, vertical (BiCS) y tradicional.

La industria realmente no sabe lo que depara el futuro, pero veamos'.

Este artículo es de la red, si hay una infracción, comuníquese conmigo para eliminarlo.